ハードウェア マスターIP
日本初！「Ether CATマスターIP」ソフトウェア負荷を大幅に低減する、高性能SoC FPGA用IPが誕生
[ EtherCAT MASTER通信のCPU負荷、ジッタの悩みを解決 ] より多くのユーザ様に柔軟にご使用いただけるよう、SoC FPGA用ＩＰ にしました。FPGA ハードウェアによる通信エンジンは、高速な通信間隔、安定した通信周期を実現し、ソフトウェア負荷を低減します。 ＜特長＞ ● パケット自動生成機能 ● プロセス通信（定周期通信）機能：62.5μs〜 ●自動再送機能
- 企業：株式会社エヌ・ディ・アール
- 価格：応相談
