ウェハ受入(WAT)並列パラメトリックテスタ『PPT8200』
Per-Pinアーキテクチャ採用で従来のシリアルテスタと比較して50％以上高いスループットを実現！
『PPT8200』は、テスト効率を最適化するために設計された 「Per-Pin」アーキテクチャを採用した高性能パラレル・ パラメトリック・テストシステムです。 各ピンにSMUとPGUを搭載し、従来のシリアルテスタと比較して 50％以上高いスループットを実現。先進のソフトウェア環境により、 テストプログラムの開発を簡素化します。 量産立ち上げを加速させ、アレイテストにも対応し、高い信頼性と コスト効率を両立したソリューションを提供します。 【主要仕様(一部)】 ■アーキテクチャ：Per-Pin アーキテクチャ ■ピン数：48ピン ■構成：Per-Pin SMU、Per-Pin PGU ■電圧範囲：±200V ■電流範囲：±1A ■スループット：シリアルテスタ比 ＞50％向上 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
- 企業：Yonata Electronics株式会社
- 価格：応相談
