1～2 item / All 2 items
ＰＩＣＭＧ２．１６ Ｒ１．０規格 バックプレーン
PICMG2.16 R1.0規格に準拠した7U、7スロットのCPCI／PSBバスバックプレーンです。 Pl、P2はPICMG2.0 R3.0規格の64ビットバス配線仕様でシングルエンドインピーダンス（Zo）を65Ω±10％に設定しております。 P3はデュアルファブリックボード対応（NodeLink a，b）のイーサネットバス配線仕様となっており差動インピーダンス（Zdiff）を100Ω±10％に設定しております。
ＰＩＣＭＧ２．２０ Ｒ１．０規格 バックプレーン
PICMG2．20規格（シリアル・メッシュ・バス）はCPCIプラットホームにフルメッシュバス接続のシリアル・メッシュ・ファブリックを追加アサインし、様々なプロトコル間のデータコミュニケーションに対応したバス規格です。 P4エリアにZDコネクター（高速差動コネクター）が採用され、バックプレーンの厳密な差動インピーダンスコントロールとモジュールボード間のファブリックインターファースとして規定されたSERDESドライバーにより2.5Gbpｓの転送レートを可能にします。 バックプレーンは11スロット（CPCIバス)構成でシリアルメッシュバス（P4）は8スロット（スロット4〜スロット11）で8チャンネル×2ポート（Smaller Replicated Mesh仕様)をサポートしております。
