＊HDL言語のソースコードしか残っていない！ こんな時に、貴方の解析を力強く支援します！
『HDL Auto SpecDraw』は、Verilog-HDL/VHDL言語のソースコードを解析します。 【こんなことでこまっていませんか】 ”ソースコードしか残っていない コメントもない” ”設計仕様書がない 整理されていない” ”追加修正内容がドキュメントに反映されていない" ”変更の個所とは違うところで動きが変わった” "設計者はもういない 誰もわからない” ★解析するにも、今更、優秀な技術者の工数を割くことができない! 【特長】 ■同一プロジェクト内の複数のソースファイルを回路図風に描画 ⇒プロジェクト全体を視覚でとらえる ■任意の信号線を強調 ⇒モジュールの繋がりを追う ■各種レポートの出力 ⇒解析を支援する ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
この製品へのお問い合わせ
基本情報
【その他の特長】 ■過去の資産を流用・継承できる ■設計思想を解析する ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
価格情報
定価90,000円（税抜き） 数量により値引きいたしますので、お気軽にお問い合わせください。
価格帯
1万円 ~ 10万円
納期
2・3日
※メールで”ライセンス(キーコード)”を通知
用途／実績例
【用途】 ASIC.GA,FPGA,CPLD,PAL 論理回路設計現場・デバッグ現場・解析現場 【実績】 大手中小各設計部署・解析部署、自社内解析作業 ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
詳細情報
-
Microsoft(R)Windows 7/8/8.1/10(日本語版、英語版)
-
先ずは、試用から！ 弊社ＨＰからダウンロード 無登録で試用できます（機能限定） ※よければ ライセンスをご購入下さい ※必要でない場合は 他のファイルに影響なく削除できます
カタログ（1）
カタログをまとめてダウンロード
ＲＴＬコードのビジュアル解析ツール『HDL Auto SpecDraw』
企業情報
弊社は、埼玉県所沢市にある、環境・健康医療・通信装置・情報処理・信号処理・生産ラインに関連する機器や装置の開発設計および技術支援を行っている独立系の企業です。 社員ひとりひとりに自主性をもたせ、責任を持って業務を遂行しております。 アメリカ・シリコンバレーの先進的な企業のように、固定観念にとらわれず、自由な発想を生かし、常に青空と懐疑心を持つよう心がけています。