FPGA用のインタフェースIP (SLVS-EC Receiver Ver3.0対応版) を提供します
本IPはSLVS-EC信号をFPGAのGigabit Transceiverで受信した後のFPGA内部信号から、Frame Start、 Frame End、Embedded Data、Pixel Dataを抽出して出力します。 また、パラメータで最大レーン数やGigabit Transceiverのデータバス幅を指定することにより、 リソース消費量を最適化することが可能です。
この製品へのお問い合わせ
基本情報
○ FPGA用IP 【製品名】 SLVS-EC v3.0 RX IP 【型 番】 ITL-SLVSEC-v3-RX-PRD ※詳細はダウンロードからPDFデータをご覧下さい
価格情報
お気軽にお問い合わせください。
納期
※お気軽にお問い合わせください。
用途／実績例
・イメージセンサ評価装置
カタログ（1）
カタログをまとめてダウンロード
企業情報
●画像技研はお客様の開発をお手伝いします ハードウェア、FPGA、ファームウェア、ソフトウェアのすべてにわたって、幅広くお客様の開発をお手伝いします。製品のコンセプトをいただければ、動作する試作機をお渡しすることができます。小ロットであれば、量産供給も可能です。 ●画像技研は画像のエキスパートです 各種カメラ、イメージセンサ応用機器の開発を通じて、画像信号処理のノウハウを蓄積してきました。また、USB3.0、3G-SDI (3D Format対応)、MIPI (CSI-2 / DSI)、SLVS-EC Ver2.0等の先進的なインタフェースにいち早く取り組んで実現しています。 FPGAを使用したハードウェア処理により高速処理、リアルタイム処理を実現します。130万画素2000fpsのCMOSイメージセンサに対して、リアルタイムでノイズ低減処理などを実現しています。また、ラベリングエンジン等の機能をFPGA IPとして提供しています。