各段階における問題点を早期に発見し、設計の手戻りを削減する取り組みを行っております！
当社では、デジタル回路・アナログ回路・レイアウトの個別ブロック(セル) 設計から1チップ開発までトータル的に開発いたします。 デジタル回路設計では可読性が高く、後継機種への流用を考えた汎用性の 高い設計をご提案し、適切な回路を設計。 1チップのレイアウトフロアプランを意識した設計により、ASIC開発の 課題であるチップの縮小化を得意としており、回路規模縮小・低消費電力 など、製品目的に沿ったカスタム設計をご提案いたします。 【開発フロー例】 ■開発するASIC/FPGAの要求仕様をもとに 検証・合成・レイアウト・テストまでを 見通した設計仕様を作成 ■設計の意図・根拠を明確にした設計で第三者でも理解できるドキュメントを提供 ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせください。
この製品へのお問い合わせ
基本情報
【開発環境(一部)】 ■使用言語：Verilog-HDL,VHDL,SystemVerilog ■開発ツール ・論理シミュレータ：VCS,Incisive(Xcelium),ModelSim ・波形ビューワ：Verdi,SimVision ・Lint,CDC：SpyGlass,LEDA ・論理合成：Design Compiler,Synthesis ・バージョン管理：Subversion,Git ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせください。
価格帯
納期
用途／実績例
【開発実績例】 ■映像 バックライト制御用：画像処理(バックライト輝度算出,フィルタ),LEDドライバ制御,HDMI,SPI,DDR3,AXI ■制御 半導体装置向け：モータコントローラ制御,AD/DA制御,光入力/基板間転送,PCIe,Aurora,DDR3 ■通信 移動体通信基地局装置：フロントホール処理,PHY-Low処理,O-RAN ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせください。
企業情報
企画・仕様書決定から機能設計、理論設計、レイアウト設計、プロセス設計まで幅広くサポート。 最新の設計ツールを整備。高度なニーズにも必ず対応できる環境と実績を誇ります。
