1クロックで16点の sin/cos を同時に出力することで、サンプリング周波数を16倍にした NCO です。
1. NCO とは NCO(数値制御発振器)は、デジタル回路で sin/cos 波を作る仕組みです。出力周波数は、足す量（ phiinc ）で決まります。 2. 従来型の課題 従来型は、1クロックにつき1サンプルしか出せません。出力できる最大周波数は、クロック周波数の半分(fclk / 2)です。高い周波数の信号を作るには、クロックを速くするしかありません。 3. 16並列の考え方 1クロックで、16個のサンプル(x00〜x15)を同時に出力します。サンプルは時間順に並んでいて、サンプリング周波数は、クロックの16倍(16 × fclk)です。 4. 位相の作り方 レーン k の位相は「基準位相 + k × phiinc」です。基準位相は、前のクロックの最終レーン(x15)の位相に phiinc を足して作ります。そのため、クロックの境目でも波形が途切れません。 5. 回路の構成 入力レジスタ → 定数乗算(×0〜×15)→ 加算 → 位相レジスタ → DDS IP ×16 の順です。位相ループで、次のクロックの基準位相を作ります。
この製品へのお問い合わせ
基本情報
16サンプル並列出力のNCO(数値制御発振器) ・1クロックで、位相が phiinc ずつ進んだ16サンプル分の sin/cos を出力 ・実効サンプルレートはクロックの8倍 x00 が時間的に最も古いサンプル、x07 が最も新しいサンプル ・各サンプルの位相は次のとおり phase_k(n) = base(n) + k·phiinc (mod 2^32) 、 base(n+1) = phase_7(n) + phiinc ・sin/cos の生成には Xilinx の DDS Compiler v6.0 を16個使用
価格帯
納期
用途／実績例
JESD204BのIPを使った高速信号処理のAMD（XILINX）、INTEL等のFPGA実装 XILINX等RFSOCのADC、DAC用の高速I/F回路
詳細情報
-
16並列版のフロー図 入力:入力は phiinc_i だけです。 レーン数:乗算は×0〜×15、位相レジスタと DDS IP は各16個、出力は x00〜x15 で１CLKで16サンプルのSINCOSデータを出力。 位相ループ:保持するのは最終レーンの mod_data15。基準位相はレーン0の mod_data00 から作ります。 レイテンシ:T+1〜T+8 の表記のとおり、phiinc_i から出力まで8クロックです。
-
タイミングチャート図 phiinc を一定値 φ として、phiinc_i から出力 x00/x15 までの主要な信号の変化を並べています。 入力側:phiinc_i、reg_phiinc_i、ff2_phiinc_i、mult_phiinc_i15(15φ) 位相ループ(赤系):mod_data00、mod_data15、ff_mod_data_in 位相レジスタと出力:ff_mod_data_o00/o15、x00/x15 の sin/cos(S(p) は位相 p の上位16bitに対する sin/cos) 下部の矢印で、位相レジスタまで T+1〜T+3、DDS IP が5クロック、最初の有効出力が T+8 であることを示しています。
企業情報
アイディア・仕様提案から開発・ものづくりまでを一気通貫でサポートします。 アナログ前段から高速デジタル、FPGAロジック、エッジAIまでを工程を途切れさせず一貫して設計し、IoT/通信、産業機器・放送・計測、次世代モビリティ向けに高帯域・低遅延・高信頼の電子システムを構築します。高周波設計、信号処理、リアルタイム制御を統合し、要求仕様を確実に満たしつつ、改善点があればご提案しながら高い完成度で実装します
