ASICの製品一覧
- 分類：ASIC
76～90 件を表示 ／ 全 117 件
【重量物の取り扱いによる作業負担を軽減！】お客様の課題を解決した導入事例5選を収録！ワークに応じた無料相談、テストも受付中！
- その他搬送機械
無償ウェビナー：DO-254 FPGAレベルのインターゲットテスト
RTCA/DO-254のセクション6.2「検証プロセス」では、RTLシミュレーション段階からハードウェア検証段階まで、要件を維持し検証する必要があることが規定されています。この規定により、DO-254に基づく開発においてデジタルデザインの機能検証を実ハードウェアで実施することは非常に重要な作業になります。 本ウェビナではハードウェア検証時によく遭遇する一般的な課題の例と、より重要な点としてこれらの課題を克服するためのソリューションについて紹介します。
ウェビナ：FPGAデザインにおけるCDC検証の必要性
本ウェビナーでは、FPGAデザインにおけるCDC（クロックドメインクロッシング）検証について興味がある方を対象に下記内容を紹介します。 ウェビナー内容： * CDC 問題とは？ * 一般的なアプローチと注意事項 * FPGAデザインにおけるシンクロナイザの注意点 * CDC検証のためのソリューション なお、ご希望者にはアルデックが提供するCDC/RDC 検証ソリューションであるALINT-PRO の1か月間のご評価ライセンスをご提供いたします。また、検証の実行までのお手伝いもさせていただきます。 過去にCDC問題で苦労したことがある方、CDC検証を始めてみたい方は、ぜひご参加ください。
アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表
HES-DVMの最新リリースはシミュレーション・アクセラレーション・フローを提供し、Microchip FPGAデバイスをターゲットにしたデザインのRTLシミュレーションを大幅に高速化します。 Henderson, NV, USA – 2020年11月3日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.（以下「アルデック」）は、アルデックのHES-MPF500-M2S150プロトタイピングボードを使用したMicrochip Polarfire、SmartFusion2、RTSX/RTAX FPGAデザイン用のHES-DVMシミュレーションアクセラレーションフローを発表しました。 続きは添付資料をご参照ください
アルデックの新しいFPGAベースのNVMeデータストレージソリューションは、ハイパフォーマンス・コンピューティング・アプリケーション がターゲット
Henderson, USA - 2019年12月12日 - HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec、Inc.（以下「アルデック」）は、高頻度取引や機械学習などのハイパフォーマンスコンピューティング（HPC）アプリケーションの開発を支援する、強力かつ多用途で時間を節約することが可能なFPGAベースのNVMeデータストレージソリューションを発売しました。 このソリューションには、Aldec TySOM組込みプロトタイピングボード、最大8枚スタック可能な高帯域幅、低遅延のFMC-NVMeドーターカード、および開発者がプロジェクトを迅速に立ち上げることが可能なリファレンスデザイン（ソースファイルとバイナリを含む）が含まれます。
