1～8 件を表示 ／ 全 8 件
USB3.0-IPコアで、汎用性の高いFAT32データレコーダの開発が短期間で可能です！
【USB3.0-IP】は、USB3.0規格Revision1.0に準拠しており、リンクレイヤおよびプロトコルレイヤを含み、 TI社製外部PHYチップと組み合わせることで、USB3.0インタフェースを容易に実現します。 Xilinx/Altera社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
NASA(アメリカ航空宇宙局)で証明された、高性能、高信頼のIPコア
シリアルATA(SATA)IPコアは、Serial ATA Revision 3.0に準拠しており、, Xilinx製UltraScale, 7シリーズ, Intel 10シリーズ等のFPGAデバイスでで動作するデザインとなっています。 本IPコアはリンク層のみの提供ですが、リファレンスデザインとしてトランスポート層および物理層デザインが用意されており、PHYチップなしでSATA3ハードディスクとの接続が可能です。 本SATA-IPコアは、SSDのパフォーマンスを最大限に引き出し、1ch当たり500MB/s超の高速転送が実現可能です。各種FPGAボード用時間限定版評価デモファイルを準備しており、購入前にパフォーマンスを実機で評価することができます。 またコア製品にはXilinx/Intel各種 FPGA評価ボード上で動作するリファレンス・デザインが標準添付されており、このリファレンス・デザインをベースとして開発をスタートできるため、短期間での製品開発が可能です。
UHS-IIの最大転送レート300MB/sを、独自技術によって低消費電力で実現
SDカードの新規格SDXCとSDHCに使用できる超高速インターフェイス「UHS-II」に対するPHY IPソリューションです。
FireGateは、IEEE-1394bに準拠し、全てのAS5643要件をサポートするIPコア
FPGAを使用して完全な1394 I/O IFを実装する利点 スタンドアロンソリューション：PHY IPをリンクレイヤーIPと組み合わせて、より小型な製品を作成可能。追加のコンポーネントを追加して、システムオンチップ（SOC）ソリューションを作成できます 柔軟な数のポート：市販のPHYチップはポート数が固定であり小さな周辺機器の場合は多くの場合過剰です。一方ホストアダプターは3つ以上のポートから利益を得る可能性が高く、ハブはそれ以上の数のポートを持つ事もできます。FPGAテクノロジに基づくPHYの場合ユーザーは必要に応じてポート数をカスタマイズできます オプションのデバッグおよびテスト機能：オプションで、BERT（ビット誤り率テスト）などのデバッグおよびテスト機能を含めることができます。 フィールドアップグレード可能：使用されているFPGAはフィールドアップグレード可能であるため、デバイスがすでにフィールドにある場合でも、新しい機能やバグ修正を追加できます 費用対効果の高いASICS：デザインが完成すると、IPソリューションはカスタムASICをスピンさせるための非常に費用対効果の高い方法を提供します
SATAホストが必要となるシステムに幅広く対応することができます！
『FPGA・ASIC向けIPコア SATA Host AHCI』は、SATA 3.3 規格に準拠し、 最大転送レート6Gbps(600MB/s)をサポートするSATAホスト用のIPコアです。 AHCIインタフェースを備えているため、標準ドライバを用いて簡単に 接続することが可能。 また、SATAコア[Phyレイヤー、LNKレイヤー、TRN(トランスポート)レイヤー]、 SATAホストアプリ、およびAHCIレイヤーで構成されています。 【仕様(抜粋)】 ■SATA Revision 3.3 標準規格(1.5Gbps、3.0Gbps、6.0Gbps)に準拠 ■OOB(Out of Band)をサポート ■SerDes、PIPE、SAPISインターフェースのいずれかをサポート ■電力モード(partial/slumber)をサポート ■セルフテスト搭載 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
OOBシーケンス、および、スピードネゴシエーションシーケンス対応！
『FPGA・ASIC向けIPコア SAS Initiator』は、SAS 3.0規格に準拠し、 最大転送レート12Gbps(1200MB/s)をサポートするSerial-SCSI(SAS) イニシエータ(ホスト)用のIPコアです。 4つのブロック(Phyレイヤー、LINKレイヤー、PORTレイヤー、TRNレイヤー)と、 プロセッサ、SerDes、およびメモリインターフェイスにて構成。 SAS準拠のデバイスアプリケーションに接続して、OOB信号、プリミティブ、 およびSASフレームを送受信するように設計されています。 【仕様(抜粋)】 ■SAS 3.0規格準拠 ■SAS 3.0Gbps、6.0Gbps、12.0Gbpsをサポート ■リンク層/トランスポート層へのレジスタアクセス ■SerDes、PIPE、SAPISインタフェースをサポート ■OOBシーケンス、および、スピードネゴシエーションシーケンス対応 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
SAS 3.0Gbps、6.0Gbps、12.0Gbpsをサポート！自動Credit制御機能搭載
『FPGA・ASIC向けIPコア SAS Target』は、SAS 3.0規格に準拠し、 最大転送レート12Gbps(1200MB/s)をサポートするSerial-SCSI(SAS) ターゲット(デバイス)用のIPコアです。 4つのブロック(Phyレイヤー、LINKレイヤー、PORTレイヤー、TRNレイヤー)と、 プロセッサ、SerDes、およびメモリインターフェイスにて構成。 SAS準拠のホストアプリケーションに接続して、OOB信号、プリミティブ、 およびSASフレームを送受信するように設計されています。 【仕様(抜粋)】 ■SAS 3.0規格準拠 ■SAS 3.0Gbps、6.0Gbps、12.0Gbpsをサポート ■リンク層/トランスポート層へのレジスタアクセス ■SerDes、PIPE、SAPISインタフェースをサポート ■OOBシーケンス、および、スピードネゴシエーションシーケンス対応 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
セルフテスト搭載！電力モード(partial/slumber)をサポートしています
当社で取り扱っている『FPGA・ASIC向けIPコア SATA Host APP』 についてご紹介いたします。 SATA 3.3 規格に準拠し、最大転送レート6Gbps(600MB/s)を サポートするSATAホスト用のIPコア。 Phyレイヤー、LNKレイヤー、TRN(トランスポート)レイヤー、 アプリケーション(アプリ)レイヤー、SerDes、およびFIFO インターフェイスで構成されています。 【仕様】 ■SATA Revision 3.3 標準規格(1.5Gbps、3.0Gbps、6.0Gbps)に準拠 ■OOB(Out of Band)をサポート ■DATAインターフェースにはFIFOを採用 ■SerDes、PIPE、SAPISインターフェースのいずれかをサポート ■電力モード(partial/slumber)をサポート ■セルフテスト搭載 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
