Last Updated： Aggregation Period:2025年10月08日～2025年11月04日
This ranking is based on the number of page views on our site.
Last Updated： Aggregation Period:2025年10月08日～2025年11月04日
This ranking is based on the number of page views on our site.
Last Updated： Aggregation Period:2025年10月08日～2025年11月04日
This ranking is based on the number of page views on our site.
46～60 item / All 82 items
USB3.0-IPコアで、汎用性の高いFAT32データレコーダの開発が短期間で可能です！
【USB3.0-IP】は、USB3.0規格Revision1.0に準拠しており、リンクレイヤおよびプロトコルレイヤを含み、 TI社製外部PHYチップと組み合わせることで、USB3.0インタフェースを容易に実現します。 Xilinx/Altera社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
CPUレスの純ハードロジックで40倍速10GbE TCP/IP通信機能を実現!
【40GbE TCPオフローディングエンジンIPコア (TOE40G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
41×32×5.3mmの省スペース設計。920MHz帯RFIDをMicroPythonで制御し、組込機器の可能性を拡げる。
・Impij社製／最新チップを搭載した高性能モジュール ・小型／省電力で組み込みが容易にできる ・ＭicroPython搭載により、スタンドアロン動作が可能 ・センサや通信モジュール等と簡単に組み合わせが可能 ・在庫管理・履歴管理などに最適で、アパレル、物流、流通など、幅広いシーンでご活用いただけます
MicroPythonでIoT開発を加速！LPWA互換で低消費電力を実現する小型2.4GHz帯無線モジュール
・TPBPMは小型軽量且つ低消費電流を実現した2.4GHz帯無線モジュールです。 ・独自（FSK変調）モード／BLEに対応しています。 ・ＭicroPythonを搭載しており、センサーを直付けして単体で動作できます。 ・モジュールの動作を簡単に確認できるスターターキットをご用意しております。
アプリケーションに必要なスペースをFPGAに確保できるようコンパクトに作られています
当社で取り扱う『CoaXPress IP Core』をご紹介いたします。 CoaXPressインターフェイスはFPGAベースの送信側を構築するための 一連のIPコアと開発フレームワークを提供。 また、CXPコアは、AMD7シリーズ(およびそれ以降)、Intel Cyclone V デバイス(およびそれ以降)、Microchip PolarFireシリーズに対応しています。 【特長】 ■開発時間を最小限に抑える ■わずかなフットプリントで最高クラスのパフォーマンスを実現 ■設計をカスタマイズするための十分な柔軟性を確保 ■ビデオセンサーからCXP PHYに出力される全データを受信 ■CXP仕様に従って制御チャネルを実装 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
短～中期で製品化を目指すエンジニアの方などに！コンパクト、カスタマイズ可能
当社で取り扱う『USB3 Vision IP Core』をご紹介いたします。 USB3 Visionインターフェイスを使用してFPGAベースの製品を 構築するためのIPコアと開発フレームワークのセットを提供。 また、AMD7シリーズ デバイス(およびそれ以降)および Intel Cyclone Vデバイス(およびそれ以降)に対応しています。 【特長】 ■開発時間を最小限に抑え、わずかなフットプリントで最高クラスの パフォーマンスを実現 ■設計をカスタマイズするための十分な柔軟性を確保 ■Cypress FX3 USBコントローラー上で実行されるエンベデッド USB3 Visionライブラリのソースコードのオプションがある ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
さまざまなベンダーのMIPIセンサーをFPGAにつなぐのに役立つ！
当社では、カメラを簡単に設計することが可能な 『MIPI CSI-2 Receiver IP Core』を取り扱っております。 暗号化されたVHDLとして提供されており、オプションとして VHDLソースコードとして入手することが可能。 また、MIPI CSI-2レシーバIPソフトウェアライブラリは、 オブジェクトファイルとして提供され、オプションとして Cソースコードとして入手することもできます。 【特長】 ■AMD Artix7、Kintex7、Zynq7およびUltrascale＋FPGAと 互換性がある ■Zynq7またはUltrascale ＋ FPGA、IMX MIPI FMCモジュールを 備えたS2IのMVDK用の完全なリファレンスデザインが付属 ■他のFPGAプラットフォームにもデザインを簡単に移植できる ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
ストレージ業界向けに高品質で高性能なIPコア製品提供！ASSP製品の開発も支援
IntelliProp社は、ストレージ業界向けに高品質で高性能な IPコア製品、および、ASSP製品を開発しています。 1998年の設立以来、ストレージ業界の主要な企業が集まる 米国コロラド州ロングモントにて、SATA、SAS、PCIe/NVMe、 NANDフラッシュ、セキュリティ/暗号化、RAID技術などの 専門分野にて常にリーディングカンパニーとして競争力のある IPコア製品を提供しつづけています。 ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせください。
高品質、低遅延、省電力を実現したIP Core
高品質、低遅延、省電力、フットプリントの小さいMPEG規格の コーデック群をIP Coreとして提供。 IntelFPGA版、Xilinx版があります。
セルフテスト搭載！電力モード(partial/slumber)をサポートしています
当社で取り扱っている『FPGA・ASIC向けIPコア SATA Host APP』 についてご紹介いたします。 SATA 3.3 規格に準拠し、最大転送レート6Gbps(600MB/s)を サポートするSATAホスト用のIPコア。 Phyレイヤー、LNKレイヤー、TRN(トランスポート)レイヤー、 アプリケーション(アプリ)レイヤー、SerDes、およびFIFO インターフェイスで構成されています。 【仕様】 ■SATA Revision 3.3 標準規格(1.5Gbps、3.0Gbps、6.0Gbps)に準拠 ■OOB(Out of Band)をサポート ■DATAインターフェースにはFIFOを採用 ■SerDes、PIPE、SAPISインターフェースのいずれかをサポート ■電力モード(partial/slumber)をサポート ■セルフテスト搭載 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
SATAホストが必要となるシステムに幅広く対応することができます！
『FPGA・ASIC向けIPコア SATA Host AHCI』は、SATA 3.3 規格に準拠し、 最大転送レート6Gbps(600MB/s)をサポートするSATAホスト用のIPコアです。 AHCIインタフェースを備えているため、標準ドライバを用いて簡単に 接続することが可能。 また、SATAコア[Phyレイヤー、LNKレイヤー、TRN(トランスポート)レイヤー]、 SATAホストアプリ、およびAHCIレイヤーで構成されています。 【仕様(抜粋)】 ■SATA Revision 3.3 標準規格(1.5Gbps、3.0Gbps、6.0Gbps)に準拠 ■OOB(Out of Band)をサポート ■SerDes、PIPE、SAPISインターフェースのいずれかをサポート ■電力モード(partial/slumber)をサポート ■セルフテスト搭載 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
OOBシーケンス、および、スピードネゴシエーションシーケンス対応！
『FPGA・ASIC向けIPコア SAS Initiator』は、SAS 3.0規格に準拠し、 最大転送レート12Gbps(1200MB/s)をサポートするSerial-SCSI(SAS) イニシエータ(ホスト)用のIPコアです。 4つのブロック(Phyレイヤー、LINKレイヤー、PORTレイヤー、TRNレイヤー)と、 プロセッサ、SerDes、およびメモリインターフェイスにて構成。 SAS準拠のデバイスアプリケーションに接続して、OOB信号、プリミティブ、 およびSASフレームを送受信するように設計されています。 【仕様(抜粋)】 ■SAS 3.0規格準拠 ■SAS 3.0Gbps、6.0Gbps、12.0Gbpsをサポート ■リンク層/トランスポート層へのレジスタアクセス ■SerDes、PIPE、SAPISインタフェースをサポート ■OOBシーケンス、および、スピードネゴシエーションシーケンス対応 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
プロセッサからのレジスタアクセス可能！コマンド割り込みサポートあり
富士ソフト株式会社で取り扱っている『FPGA・ASIC向けIPコア NVMe Target』 についてご紹介いたします。 NVMeコマンドのキューイング応答機能を備えており、NVMeの高速なデータ 転送速度を生かした高性能なストレージ製品にお使いいただくことが可能。 NVMe 1.4 規格に準拠し、PCIe 4.0 (8Gbps) x 8レーンで動作するNVMe ターゲット用のIPコアです。 【仕様(抜粋)】 ■NVM Express 1.4 規格準拠 ■サードパーティー製PCIe Root Complex IPコア対応 ■プロセッサへインタフェースを備えたアプリケーションレイヤー ■FIFOデータインタフェース ■プロセッサからのレジスタアクセス可能 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
LBAの再マッピング、データの暗号化、データ圧縮および、エンドポイントの集約などに利用可能！
富士ソフト株式会社で取り扱っている『NVMe-to-SATA Bridge』について ご紹介いたします。 当製品は、NVMe Host IPコアとSATA AHCI Host IPコアを利用して NVMe-to-SATAプロトコルブリッジを作成するNVMe-to-SATAブリッジのIPコア。 このアーキテクチャでは、ブリッジにサンドボックス領域を実装している ため、独自のカスタムロジックやファームウェアを実装することが可能です。 【仕様(抜粋)】 ■NVMeプロトコルインターフェイスは、NVMe1.4 規格準拠 ■SATAインターフェイスは、SATA3.3仕様に準拠 ■業界標準のAHCI(Advanced Host Controller Interface)v.1.3.1をサポート ■サードパーティー製PCIe Root Complex IPコア対応 ■PCIeハードブロックを使用した自動初期化に対応 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
エンコード/デコードブロックの構成を変更可能！並列化されたBCH エンコーダ/デコーダー
『ECC with BCH Algorithm IP Core』は、業界標準のBCHクラスのエラー修正 コードを使用し、ノイズの多い・信頼性の低い通信チャネル全体でのデータの 損失・破損を防ぐ、エラー検出/訂正の機能を付加するためのIPコアです。 BCH構成がカバーされていない場合は、幅広いBCHコードをサポートするように カスタマイズすることが可能。 データストレージデバイス(SATA、SAS、FLASH)をはじめ、二次元バーコード、 衛星通信/テレメトリー、電波信号記録、無線通信、ADSL、xDSLなどの高速 モデム、電力線規格等の幅広いアプリケーションに使用できます。 【仕様】 ■並列処理による高帯域、低いレイテンシ ■エンコード/デコードブロックの構成を変更可能 ■ワード長/ブロックサイズの構成を変更可能 ■32、64、128、または256のFIFOデータインターフェイス ■並列化されたBCH エンコーダ/デコーダー ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
