SLVS-EC v3.0 RX IP
FPGA用のインタフェースIP (SLVS-EC Receiver Ver3.0対応版) を提供します
本IPはSLVS-EC信号をFPGAのGigabit Transceiverで受信した後のFPGA内部信号から、Frame Start、 Frame End、Embedded Data、Pixel Dataを抽出して出力します。 また、パラメータで最大レーン数やGigabit Transceiverのデータバス幅を指定することにより、 リソース消費量を最適化することが可能です。
- 企業：株式会社画像技研
- 価格：応相談
