RTLコードビジュアル解析『HDL Auto SpecDraw』
＊HDL言語のソースコードしか残っていない！ こんな時に、貴方の解析を力強く支援します！
『HDL Auto SpecDraw』は、Verilog-HDL/VHDL言語のソースコードを解析します。 【こんなことでこまっていませんか】 ”ソースコードしか残っていない コメントもない” ”設計仕様書がない 整理されていない” ”追加修正内容がドキュメントに反映されていない ”変更の個所とは違うところで動きが変わった” 設計者はもういない 誰もわからない” ★解析するにも、今更、優秀な技術者の工数を割くことができない! 【特長】 ■同一プロジェクト内の複数のソースファイルを回路図風に描画 ⇒プロジェクト全体を視覚でとらえる ■任意の信号線を強調 ⇒モジュールの繋がりを追う ■各種レポートの出力 ⇒解析を支援する ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
- 企業：株式会社ストラテジー
- 価格：1万円 ~ 10万円
