JPEG伸長Pコア(verilog)
JPEG伸長Pコア(verilog)
JPEGデコード Verilog-HDL IPコア YUV形式:4:2:0 4:2:2 4:4:4 処理マーカー:SOI APP DQT DHT SOF0 SOS EOI 上記以外は無視されます 出力形式:RGB 8:8:8 ハフマン符号:ヘッダ情報より生成 量子化テーブル:ヘッダ情報より生成
- 企業:株式会社メティエ
- 価格:応相談
1~1 件を表示 / 全 1 件
JPEG伸長Pコア(verilog)
JPEGデコード Verilog-HDL IPコア YUV形式:4:2:0 4:2:2 4:4:4 処理マーカー:SOI APP DQT DHT SOF0 SOS EOI 上記以外は無視されます 出力形式:RGB 8:8:8 ハフマン符号:ヘッダ情報より生成 量子化テーブル:ヘッダ情報より生成