1～2 item / All 2 items
アバランシェ降伏、UIS試験回路と波形など！パワーMOSFETのアバランシェ耐量試験について解説
★★しるとくレポ 知って得するお役立ち情報★★ アバランシェ試験で測定するアバランシェ耐量とは、パワーデバイスに 耐電圧以上の電圧を印加していくと急激に電流が流れはじめ破壊に至って しまうのですが、どのくらいのエネルギーまで耐えられるかということを指します。 当レポートでは、アバランシェ降伏やUIS試験回路と波形について 図を用いて解説。 万が一アバランシェモードに入った場合であっても問題ないかを 検証するために、パワエレ回路設計を行う際にはパワーMOSFETの アバランシェ耐量を調べておく必要があります。 【掲載内容】 ■アバランシェ降伏のイメージ図 ■アバランシェ耐量を測定する試験回路と波形 ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
DC-DCコンバータ設計での電源設計時の着眼点や、パワーMOSFETのアバランシェ試験などを掲載！
当資料は、技術者不足を解決する「開発設計促進業」である 株式会社Wave Technologyの、2020.10.2～2020.10.30までのWTIブログを まとめています。 2020.10.2の「パーシャルパワーダウン時に重要なIoff機能」をはじめ、 2020.10.7の「DC-DC コンバータ設計 電源設計時の着眼点」や、 2020.10.30の「パワーMOSFET のアバランシェ試験とは」などをご紹介。 この他にも、製品や業界に関するお役立ち情報を多数掲載しております。 ぜひ、ご一読ください。 【掲載内容（抜粋）】 ■2020.10.2 パーシャルパワーダウン時に重要なIoff 機能 ■2020.10.6 基板設計の手順と入社2年目エンジニアの醍醐味！ ■2020.10.7 DC-DC コンバータ設計 電源設計時の着眼点 その2 ■2020.10.8 スイッチング電源回路方式の特長 ■2020.10.9 IoT 機器のOTA 導入が意外と進まない理由とは ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
