JPEG圧縮IPコア(verilog)
JPEG圧縮IPコア(verilog)
Verilog-HDL JPEG圧縮IPコア 圧縮方式 JPEG Base Line方式 入力フォーマット：RGB 8:8:8 出力フォーマット：YUV 4:2:0 4:2:2 4:4:4 ハフマン符号:標準設定（Annex K)を使用 レジスタに設定も可 量子化テーブル：標準設定（Annex K)を使用 レジスタに設定も可
- Company：株式会社メティエ
- Price：応相談
圧縮IPコア(性能) - List of Manufacturers, Suppliers, Companies and Products | IPROS GMS
圧縮IPコア Product List
1～1 item / All 1 items
Displayed results
