スプライト描画IPコア(verilog)
スプライト描画IPコア(verilog)
キャラクタ画像（スプライト)を背景画像に重ね合わせる処理を行います。画像サイズは最大1024x1024 0.35度刻みの任意角度回転処理 回転時はbi-linear補間画像を作成 ミラー反転 アルファブレンディング 最大重ね合わせ枚数は16枚
- 企業：株式会社メティエ
- 価格：応相談
コア(cpu) - 企業1社の製品一覧
製品一覧
1～2 件を表示 ／ 全 2 件
表示件数
JPEG伸長Pコア(verilog)
JPEG伸長Pコア(verilog)
JPEGデコード Verilog-HDL IPコア YUV形式：4:2:0 4:2:2 4:4:4 処理マーカー:SOI APP DQT DHT SOF0 SOS EOI 上記以外は無視されます 出力形式：RGB 8:8:8 ハフマン符号：ヘッダ情報より生成 量子化テーブル：ヘッダ情報より生成
- 企業：株式会社メティエ
- 価格：応相談
