スプライト描画IPコア(verilog)
スプライト描画IPコア(verilog)
キャラクタ画像（スプライト)を背景画像に重ね合わせる処理を行います。画像サイズは最大1024x1024 0.35度刻みの任意角度回転処理 回転時はbi-linear補間画像を作成 ミラー反転 アルファブレンディング 最大重ね合わせ枚数は16枚
- 企業：株式会社メティエ
- 価格：応相談
IPコア(性能) - 企業1社の製品一覧
製品一覧
1～2 件を表示 ／ 全 2 件
表示件数
JPEG圧縮IPコア(verilog)
JPEG圧縮IPコア(verilog)
Verilog-HDL JPEG圧縮IPコア 圧縮方式 JPEG Base Line方式 入力フォーマット：RGB 8:8:8 出力フォーマット：YUV 4:2:0 4:2:2 4:4:4 ハフマン符号:標準設定（Annex K)を使用 レジスタに設定も可 量子化テーブル：標準設定（Annex K)を使用 レジスタに設定も可
- 企業：株式会社メティエ
- 価格：応相談
