1～5 件を表示 ／ 全 5 件
内部ボー・ジェネレータ！完全にプログラム可能なシリアルインタフェース特性
『D16450』は、TL16C450と機能的に同じユニバーサルアシンクロナスレシーバ/ トランスミッタ(UART)のソフトコアです。 また、プログラマブルな16ビットボー・ジェネレータが内蔵されており、 タイミングリファレンスクロック入力を1から(2^16-1)の間の除数で 分周することが可能。 対応デバイス・OSは、Intel FPGA、Lattice FPGA、Xilinx FPGA、ASICです。 【仕様(一部)】 ■16450 UARTと互換性のあるソフトウェア ■コンフィギュレーション機能 ■構成可能なBAUDクロックラインを分離 ■多数決ロジック ■シリアルデータに標準の非同期通信ビット(スタート、ストップ、パリティ)の 追加または削除 ※詳しくはPDF(英語版)をダウンロードしていただくか、お気軽にお問い合わせください。
UARTとFIFOの2つのモードでシリアル伝送が可能！プログラマブルな16ビットボー・ジェネレータが内蔵
『D16550』は、TL16C550Aと機能的に同じユニバーサルアシンクロナスレシーバ/ トランスミッタ(UART)のソフトコアです。 UARTとFIFOの2つのモードでシリアル伝送が可能。 FIFOモードでは、 内部FIFOがアクティブになり、受信方向と送信方向の両方に16バイト (RCVR FIFOの1バイトあたり3ビットのエラーデータ)が格納されます。 また、プログラマブルな16ビットボー・ジェネレータが内蔵されており、 タイミングリファレンスクロック入力を1から(2^16-1)の間の除数で 分周することが可能です。 【仕様(一部)】 ■16450、および16550 UARTと互換性のあるソフトウェア ■コンフィギュレーション機能 ■構成可能なBAUDクロックラインを分離 ■多数決ロジック ■RS232およびRS485をサポート ※詳しくはPDF(英語版)をダウンロードしていただくか、お気軽にお問い合わせください。
UARTとFIFOの2つのモードでシリアル伝送が可能！16ビットボー・ジェネレータ内蔵
『D16950』は、OX16C950と機能的に同じユニバーサルアシンクロナスレシーバ/ トランスミッタ(UART)のソフトコアです。 UARTとFIFOの2つのモードでシリアル伝送が可能。FIFOモードでは、 内部FIFOがアクティブになり、受信方向と送信方向の両方に128(最大512)バイト (RCVR FIFOの1バイトあたり3ビットのエラーデータ)が格納されます。 また、プログラマブルな16ビットボー・ジェネレータが内蔵されており、 タイミングリファレンスクロック入力を1から(2^16-1)の間の除数で 分周することが可能です。 【仕様(一部)】 ■16450、16550、16650、16750、および16950 UARTと互換性のあるソフトウェア ■コンフィギュレーション機能 ■構成可能なBAUDクロックラインを分離 ■多数決ロジック ■RS232およびRS485をサポート ※詳しくはPDF(英語版)をダウンロードしていただくか、お気軽にお問い合わせください。
16ビットボー・ジェネレータ内蔵！タイミングリファレンスクロック入力を1か(2^16-1)の間の除数で分周することが可能
『D16750』は、TL16C750と機能的に同じユニバーサルアシンクロナスレシーバ/ トランスミッタ(UART)のソフトコアです。 UARTとFIFOの2つのモードでシリアル伝送が可能。FIFOモードでは、 トランスミッタとレシーバはそれぞれ64(最大512)バイトのFIFOで バッファされ、CPUに通知する割り込み数を減らします。 UARTモードでは、CPUとシリアルデータ間の正確な同期の必要性を 排除するために、レシーバとトランスミッタがダブルバッファされています。 【仕様(一部)】 ■16450、16550、および16750 UARTと互換性のあるソフトウェア ■コンフィギュレーション機能 ■構成可能なBAUDクロックラインを分離 ■多数決ロジック ■RS232およびRS485をサポート ※詳しくはPDF(英語版)をダウンロードしていただくか、お気軽にお問い合わせください。
CPUとシリアルデータ間の正確な同期の必要性を排除するために、レシーバとトランスミッタがダブルバッファされています
『DUART』は、ユニバーサルアシンクロナスレシーバ/トランスミッタ(UART)の ソフトコアです。 UARTモードでのシリアル伝送が可能で、市場で入手可能な非常にシンプルかつ 小規模なUART IPコア。 また、プログラマブルな16ビットボー・ジェネレータが内蔵されており、 タイミングリファレンスクロック入力を1から(2^16-1)の間の除数で 分周することが可能です。 【仕様(一部)】 ■多数決ロジック ■シリアルデータに標準の非同期通信ビット(スタート、ストップ、パリティ)の 追加または削除 ■UARTモードをサポート ■独立して制御された送信、受信、ラインステータス、データセット割り込み ※詳しくはPDF(英語版)をダウンロードしていただくか、お気軽にお問い合わせください。
