信頼性の極めて高いAES暗号化技術を採用、IP資産を不法なコピーからプロテクト
【IPLock】は、信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。IP Lockロジックをユーザロジックに組込み、SOIC-8サイズのセキュリティチップをユーザボードに搭載するだけで、FPGA内のIP資産を不法な複製からプロテクトします。
この製品へのお問い合わせ
基本情報
【簡単にIPコアプロテクトを実現！】 手順１：基板のパターン回路設計時に、IPLockパターンを追加しておく 手順２：FPGA設計データに不正コピー防止のセキュリティをかけたい！→IPLockを購入 手順３：FPGA設計データにIPLockロジックを付加してFPGAツールでコンパイル 手順４：基板にIPLockチップを搭載 手順５：IPコアプロテクト完了！ 【堅牢プロテクトのヒミツ】 ・AES-128暗号方式を採用 ・1秒間に5回の周期で認証データを変更・暗号化 ・自然乱数回路により、完全ランダムシードを発生 ・暗号処理チップを外すとロジックの機能が停止 【試作・量産に対応する製品ラインナップ】 ・少量試作向け「ラボラトリーズパック」 ・量産向け「ライタセット」
価格帯
納期
~ 1週間
用途／実績例
お客様に安心してFPGA製品の貸出・ライセンス提供が可能になります。 【主な採用実績】 ・海外向け画像処理ボードのコピー防止 ・FPGA用IPのコピー防止 ・セキュリティー用モジュールボードのIDとして
ラインアップ（4）
| 型番 | 概要 |
|---|---|
| IPL-010L | IPLockラボラトリーズパック ID書込済暗号処理チップ10個パック |
| IPL-030L | IPLockラボラトリーズパック ID書込済暗号処理チップ30個パック |
| IPL-003WR | IPLockライタセット ブランク暗号処理チップ(IPL-CHP)が3個付属 |
| IPL-CHP | ブランク暗号処理チップ ※100個単位 |
カタログ（2）
カタログをまとめてダウンロード
企業情報
デザインゲートウェイはFPGA業界に30年以上の実績を持つ、先進的なIPコアの開発および販売のパイオニアです。