FPGA用IPコア「e7PCIe」
e7PCIe IPコアは、単純なハンドシェイクプロトコルで、PCI Expressによる通信を実現するソフトマクロです。
FPGAとCPU間のデータアクセスを簡単に! ・FPGAからマザーボード上の大容量メモリを自在に活用 ・CPUからFPGA側へのアクセス機能にも対応 ・FPGA上のプロセッサやソフトウエアの開発は不要
- Company:株式会社イーツリーズ・ジャパン
- Price:応相談
1~7 item / All 7 items
e7PCIe IPコアは、単純なハンドシェイクプロトコルで、PCI Expressによる通信を実現するソフトマクロです。
FPGAとCPU間のデータアクセスを簡単に! ・FPGAからマザーボード上の大容量メモリを自在に活用 ・CPUからFPGA側へのアクセス機能にも対応 ・FPGA上のプロセッサやソフトウエアの開発は不要
複数の独立したデータストリーム!AES暗号化キーを128または256ビットから選択可能です
当社で取り扱っている『AES-GCM Encryption IP Core』について ご紹介いたします。 ユーザーがパケットまたはデータストリームの暗号化/復号化と認証を 実行できるようにするAES-GCM(Galois Counter Mode)暗号化のIPコア。 128または256ビット暗号化レベルのAES-GCMをサポートし、SATA 6Gbps、 SAS 12Gbps、PCIe(NVMe)Gen4 x4レーン、およびEthernet 10Gbps and 25Gbpsをサポートするデータスループットが可能です。 【仕様】 ■AES暗号化キーを128または256ビットから選択可能 ■内部メモリに対する内部ハミングECC保護/修正 ■複数の独立したデータストリーム ■パケットのパフォーマンスを最適化するキー拡張キャッシング ■好適なスループットのためのパケットキューイング ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
OpenSSLのAES-256-CTR暗号モードと互換性あり!複数の独立したデータストリーム
『AES-CTR Encryption IP Core』は、ユーザーがパケットまたは データストリームの暗号化/復号化を実行できるようにするAES-CTR (カウンターモード)暗号化のIPコアです。 128または256ビット暗号化レベルのAES-CTRをサポートし、SATA 6Gbps、 SAS 12Gbps、PCIe(NVMe)Gen4 x4レーン、およびEthernet 10Gbps and 25Gbps をサポートするデータスループットが可能。 また、OpenSSLのAES-256-CTR暗号モードと互換性があります。 【仕様】 ■AES暗号化キーを128または256ビットから選択可能 ■内部メモリに対する内部ハミングECC保護/修正 ■複数の独立したデータストリーム ■パケットのパフォーマンスを最適化するキー拡張キャッシング ■好適なスループットのためのパケットキューイング ■OpenSSLのAES-256-CTR暗号モードと互換性有 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
セルフテスト搭載!電力モード(partial/slumber)をサポートしています
当社で取り扱っている『FPGA・ASIC向けIPコア SATA Host APP』 についてご紹介いたします。 SATA 3.3 規格に準拠し、最大転送レート6Gbps(600MB/s)を サポートするSATAホスト用のIPコア。 Phyレイヤー、LNKレイヤー、TRN(トランスポート)レイヤー、 アプリケーション(アプリ)レイヤー、SerDes、およびFIFO インターフェイスで構成されています。 【仕様】 ■SATA Revision 3.3 標準規格(1.5Gbps、3.0Gbps、6.0Gbps)に準拠 ■OOB(Out of Band)をサポート ■DATAインターフェースにはFIFOを採用 ■SerDes、PIPE、SAPISインターフェースのいずれかをサポート ■電力モード(partial/slumber)をサポート ■セルフテスト搭載 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
PCIeハードブロックを使用した自動初期化に対応しています!
『NVMe-to-NVMe Bridge』は、NVMe Host IPコアとNVMe Target IPコアを 利用してNVMeプロトコルブリッジを作成するNVMeブリッジのIPコアです。 このアーキテクチャでは、ブリッジにサンドボックス領域を実装している ため、独自のカスタムロジックやファームウェアを実装することが可能。 LBAの再マッピング、データの暗号化、データ圧縮および、エンドポイントの 集約などの用途でお使いいただくことができます。 【仕様】 ■NVM Express 1.4 規格準拠 ■サードパーティー製PCIe Root Complex IPコア対応 ■PCIeハードブロックを使用した自動初期化に対応 ■自動化されたコマンドの送信と完了 ■プロセッサへインタフェースを備えたアプリケーションレイヤー ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
AES暗号化キーを128または256ビットから選択可能!暗号化アルゴリズムはFIPS-197に準拠しています
当社で取り扱っている『AES-XTS Encryption IP Core』について ご紹介いたします。 当製品は、ストレージデバイスに完全なディスク暗号化を提供 できるようにするAES-XTS暗号化のIPコア。 128ビットまたは256ビット暗号化レベルのAES-XTSをサポートし、 SATA 6Gbps、SAS 12Gbps、およびPCIe(NVMe)Gen4 x4レーンの データ転送レートに合わせた暗号化が可能です。 【仕様】 ■FIPS-197準拠のAES-XTSアルゴリズム ■AES暗号化キーを128または256ビットから選択可能 ■エンコード/デコードのパイプライン数を設定可能 ■独立した暗号/逆暗号のキーの管理 ■エンコードとデコードの同時サポート ■16バイトのデータユニットサイズの整数倍をサポート ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
エンコード/デコードブロックの構成を変更可能!並列化されたBCH エンコーダ/デコーダー
『ECC with BCH Algorithm IP Core』は、業界標準のBCHクラスのエラー修正 コードを使用し、ノイズの多い・信頼性の低い通信チャネル全体でのデータの 損失・破損を防ぐ、エラー検出/訂正の機能を付加するためのIPコアです。 BCH構成がカバーされていない場合は、幅広いBCHコードをサポートするように カスタマイズすることが可能。 データストレージデバイス(SATA、SAS、FLASH)をはじめ、二次元バーコード、 衛星通信/テレメトリー、電波信号記録、無線通信、ADSL、xDSLなどの高速 モデム、電力線規格等の幅広いアプリケーションに使用できます。 【仕様】 ■並列処理による高帯域、低いレイテンシ ■エンコード/デコードブロックの構成を変更可能 ■ワード長/ブロックサイズの構成を変更可能 ■32、64、128、または256のFIFOデータインターフェイス ■並列化されたBCH エンコーダ/デコーダー ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。