エンコード/デコードブロックの構成を変更可能！並列化されたBCH エンコーダ/デコーダー
『ECC with BCH Algorithm IP Core』は、業界標準のBCHクラスのエラー修正 コードを使用し、ノイズの多い・信頼性の低い通信チャネル全体でのデータの 損失・破損を防ぐ、エラー検出/訂正の機能を付加するためのIPコアです。 BCH構成がカバーされていない場合は、幅広いBCHコードをサポートするように カスタマイズすることが可能。 データストレージデバイス(SATA、SAS、FLASH)をはじめ、二次元バーコード、 衛星通信/テレメトリー、電波信号記録、無線通信、ADSL、xDSLなどの高速 モデム、電力線規格等の幅広いアプリケーションに使用できます。 【仕様】 ■並列処理による高帯域、低いレイテンシ ■エンコード/デコードブロックの構成を変更可能 ■ワード長/ブロックサイズの構成を変更可能 ■32、64、128、または256のFIFOデータインターフェイス ■並列化されたBCH エンコーダ/デコーダー ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
この製品へのお問い合わせ
基本情報
【提供物】 ■暗号化済RTLコード or Verilog HDL ソースコード ■リファレンス デザイン(周辺回路、サンプルソフトウェア) ■タイミング制約ファイル ■ユーザー マニュアル ■テストベンチ(ModelSIM、Xsimのみ対応) ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
価格帯
納期
用途／実績例
【用途】 ■データストレージデバイス(SATA、SAS、FLASH) ■二次元バーコード ■衛星通信/テレメトリー ■電波信号記録 ■無線通信 ■ADSL ■xDSLなどの高速モデム ■電力線規格等 ※詳しくはPDFをダウンロードしていただくか、お気軽にお問い合わせください。
カタログ（8）
カタログをまとめてダウンロード
企業情報
富士ソフトには創業当初から組み込み開発を対応してきた40年の歴史があり、ソフトウェアはもちろんハードウェアも様々な経験を積んでまいりました。 長年培った経験を元に約2,000人を超える組み込み技術集団が、自動車、医療、産業、家電など、幅広い分野における組み込みサービスの提供をおこなっています。 ハードウェアからソフトウェアまでのシームレスな開発体制はもちろん、要件仕様の策定などの「柔らかい段階」から弊社のコンサルタントがご提案させていただき、開発はもちろん、研究、試験、生産など一貫したソリューションをご提供致します。