技術資料『大容量 FPGA デバイスの最適設計手法』
大規模FPGAにおけるデザイン品質の確保
最新のFPGA技術の進歩と大規模FPGAデバイスのリリースにより、デザインチームは高品質のHDLコードを作成する際に今まで以上に多くの課題に直面しています。機能検証と実装段階で時間を節約するためには、デザインプロセスの初期段階から設計の品質を確保することがますます重要になります。ASICの設計フローでは、Lintツール（デザインルールチェッカーと呼ばれることもあります）は、設計ライフサイクルの初期段階で設計品質を保証し、プロジェクトライフサイクル全体にわたってこの品質を維持します。
- 企業：アルデック・ジャパン株式会社
- 価格：応相談
