FPGA開発統合環境 Active-HDL

AXI4 Streamプロトコルは、FPGAデザイン内で接続されたIP間でデータを交換するための標準インターフェースとして使用されます。クロックドメインを跨ぐ場合、AXI4 Streamインタコネクトは、別の非同期クロックドメインへデータを転送可能なスイッチをベースとしています。 ALDEC_CDCルールプラグインには、設計品質、設計制約、クロックおよびリセットツリーのチェックのための多数のルールが含まれています。デザインの同期回路の検証に使用されています。しかしながら、静的CDC検証手法だけではCDC検証タスクの完全性を保証できない場合があり、動的CDC検証が不可欠となります。動的CDC検証の主な手法は、CDCアサーションによるチェックと、クロックドメインクロッシング時のランダム遅延挿入のモデリングになります。本ウェビナでは、AXI4 StreamベースIPのCDC検証に向けた静的および動的検証 手法の両方を紹介し、ALINT-PROから自動生成されるCDCアサーション、ランダム遅延挿入を備えたシンクロナイザモデルの設計と使用法について説明します。

多くのハードウェア設計者は、さまざまなアプリケーションの開発にRTL 設計手法を使用しています。しかし、大規模デザインの検証ではファンクショナルカバレッジ、コンストレントランダムおよびUVMなどのより高い抽象度レベルが求められます。これらを行うにはオブジェクト指向プログラム（OOP)が必須になりますが、ハードウェア設計者はこれに触れる機会や時間があまりありません 本セミナーでは、SystemVerilog のクラス、オブジェクト指向プログラミングを簡単なサンプルを使用してご紹介いたします

FPGA テクノロジの進化に伴い、従来のプログラマブルロジック領域に CPU、GPU、高速ペリフェラルなどが加わり、デザイン検証はますます困難になっています。FPGA テストを実機検証だけで行う場合、セーフティクリティカルデザインでは明らかに不十分であり、FPGA チームは高度なデザイン検証方法論と手法を採用して、独自の検証プロセスを開発しています。 本ウェビナシリーズの最後となる今回は、スコアボードやチェッカー、ファンクショナルカバレッジ、アサーションなど高度な検証ソリューションを紹介します。また、Riviera-PRO によるトランザクションベースのデバッグやユニットリンティング機能、リグレッションテストについても紹介します。

FPGA テクノロジの進化に伴い、従来のプログラマブルロジック領域に CPU、GPU、高速ペリフェラルなどが加わり、デザイン検証はますます困難になっています。FPGA テストを実機検証だけで行う場合、セーフティクリティカルデザインでは明らかに不十分であり、FPGA チームは高度なデザイン検証方法論と手法を採用して、独自の検証プロセスを開発しています 本ウェビナでは、高度なシミュレーションベースの検証プロセスの概要やFPGA中心の検証プロセス、さらに検証計画の作成方法、何を、どのように検証するかなどを紹介します