FPGA用IPコア「e7PCIe」
e7PCIe IPコアは、単純なハンドシェイクプロトコルで、PCI Expressによる通信を実現するソフトマクロです。
FPGAとCPU間のデータアクセスを簡単に！ ・FPGAからマザーボード上の大容量メモリを自在に活用 ・CPUからFPGA側へのアクセス機能にも対応 ・FPGA上のプロセッサやソフトウエアの開発は不要
- 企業：株式会社イーツリーズ・ジャパン
- 価格：応相談
IPコア(cpu) - メーカー・企業と製品の一覧
更新日： 集計期間:2025年06月04日～2025年07月01日
※当サイトの各ページの閲覧回数を元に算出したランキングです。
IPコアの製品一覧
1～15 件を表示 ／ 全 24 件
表示件数
FPGA向け TOE1G-IPコア
CPUレスの純ハードロジックでTCP/IP通信機能が実装できます！
【TCPオフローディングエンジンIPコア (TOE1G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Altera社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：応相談
FPGA向け TOE100G-IPコア
CPUレスの純ハードロジックで100G TCP/IP通信機能を実現!
【100GbE TCPオフローディングエンジンIPコア (TOE100G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：500万円 ~ 1000万円
FPGA向け TOE10G-IPコア
CPUレスの純ハードロジックで10倍速10GbE TCP/IP通信機能を実現!
【10GbE TCPオフローディングエンジンIPコア (TOE10G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：応相談
FPGA向け TOE40G-IPコア
CPUレスの純ハードロジックで40倍速10GbE TCP/IP通信機能を実現!
【40GbE TCPオフローディングエンジンIPコア (TOE40G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：500万円 ~ 1000万円
FPGA向け NVMe-IPコア
PCIe Gen4 SSDに対応、外部メモリ不要、2ch RAID0,ランダム・アクセス対応
【NVMe IPコア】は、SATA SSDに代わる次世代ストレージPCIe SSDを、CPUおよび外部メモリなしでFPGAとインターフェースするIPコアです。Xilinx/Intel各種 FPGA評価ボード上で動作するリファレンス・デザインが標準添付されており、このリファレンス・デザインをベースとして開発をスタートできるため、短期間での製品開発が可能となります。 本NVMe-IPコアは、NVMe PCIeSSDのパフォーマンスを最大限に引き出し、3300MB/s超の高速転送が実現可能です(KCU105, Samsung製970Proでの評価)。Xilinx/Intel 各種FPGAボード用時間限定版bit/sofファイルを準備しており、購入前にパフォーマンスを実機で評価することができます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：応相談
FPGA向け TOE25G-IPコア
CPUレスの純ハードロジックで25G TCP/IP通信機能を実現!
【25GbE TCPオフローディングエンジンIPコア (TOE25G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。 シングルチャネルで従来の10Gから2.5倍となる、25Gのパフォーマンスと帯域を提供します。これにより、消費電力とギガビットあたりのコストを大幅に削減します。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：500万円 ~ 1000万円
スプライト描画IPコア(verilog)
スプライト描画IPコア(verilog)
キャラクタ画像（スプライト)を背景画像に重ね合わせる処理を行います。画像サイズは最大1024x1024 0.35度刻みの任意角度回転処理 回転時はbi-linear補間画像を作成 ミラー反転 アルファブレンディング 最大重ね合わせ枚数は16枚
- 企業：株式会社メティエ
- 価格：応相談
FPGA向け UDP10G-IPコア
CPUレスの純ハードロジックで10Gbps UDP通信機能を実現!
【UDP10G IPコア】は、UDP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。高速同時送受信にも対応します。ブロードキャストや低レイテンシを要求するネットワークアプリケーション製品開発の短縮に役立てることができます。 また、Xilinx/Intel社製FPGA評価ボード用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：応相談
FPGA用IPコア「e7TCPIP-serverIP」
e7TCPIP-serverIPコアは、イーサネットMAC層、IP層、TCP層をFPGA上のロジックで処理するソフトマクロです。
TCP のコネクション状態制御、再送制御、およびバッファフローコントロールなどを、ロジックのみで実現します。インターネット標準に準拠した実装を行っていますので、 FPGA と Linux や Windows などの標準的なシステムとの広帯域通信が可能です。
- 企業：株式会社イーツリーズ・ジャパン
- 価格：応相談
IEEE1588-2008 PTP 時刻同期 IPコア
IEEE1588-2008 PTP 時刻同期ソリューションをIPコアで提供。 イーサネット(LAN)上の機器をナノ秒単位で同期
Oregano Systems社ではIEEE1588-2008 Precision time Protocol準拠のタイミング同期ソリューションをIP COREで提供します。 外部CPUへのシリアル接続用syn1588 Clock_S、パラレル接続用syn1588 Clock_M等、ネットリスト又はソースコードで提供します。 Ethernet上でns単位の同期が可能となります。 2016年夏から802.1ASをサポートします。
- 企業：アスコット株式会社
- 価格：応相談
FPGA向け SATA-IPコア
NASA(アメリカ航空宇宙局)で証明された、高性能、高信頼のIPコア
シリアルATA(SATA)IPコアは、Serial ATA Revision 3.0に準拠しており、, Xilinx製UltraScale, 7シリーズ, Intel 10シリーズ等のFPGAデバイスでで動作するデザインとなっています。 本IPコアはリンク層のみの提供ですが、リファレンスデザインとしてトランスポート層および物理層デザインが用意されており、PHYチップなしでSATA3ハードディスクとの接続が可能です。 本SATA-IPコアは、SSDのパフォーマンスを最大限に引き出し、1ch当たり500MB/s超の高速転送が実現可能です。各種FPGAボード用時間限定版評価デモファイルを準備しており、購入前にパフォーマンスを実機で評価することができます。 またコア製品にはXilinx/Intel各種 FPGA評価ボード上で動作するリファレンス・デザインが標準添付されており、このリファレンス・デザインをベースとして開発をスタートできるため、短期間での製品開発が可能です。
- 企業：株式会社デザイン・ゲートウェイ
- 価格：応相談
FPGA用IPコア「e7XgEther」
Xilinx GTXトランシーバを用いたSFP+インターフェースに対応した10G Ethernet MAC IPコアです。
・フレーム検出、CRC処理、MACアドレスマッチングを実装 ・e7udp/tcpipコアと組み合わせて、ネットワーク処理をフルロジック実装
- 企業：株式会社イーツリーズ・ジャパン
- 価格：応相談
IPコア『AndesCore S8』
メモリ改ざんに対するセキュアなMPU！サイドチャネル攻撃に対するシールドを備えています
『AndesCore S8』は、N8コアのコンピューティングエンジンに基づいた 新しいCPUコアアーキテクチャの上、ハッキングからのセキュリティに 対処する機能が追加されたIPコアです。 中央にあるセキュアメモリ保護ユニット(MPU：Memory Protecton Unit)は、 複数のセキュリティレベルに従って実行とアクセスを厳密に保護。 また、CPUとメモリ間のインターフェイスを標的とするハッキングに対する 防御する機能と、CPUの電力使用シグネチャを監視することにより、 プログラムのハッキングを防ぐ機能があります。 【仕様】 ■メモリ改ざんに対するセキュアなMPU ■サイドチャネル攻撃に対するシールド ■マルチパーティソフトウェア開発用のセキュアデバッグ ■柔軟な設定とランタイム制御 ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせください。
- 企業：富士ソフト株式会社 エンベデッドソリューション推進部
- 価格：応相談
IPコア『AndesCore AX25MP』
64-bit CPUアーキテクチャ！4GBを大幅に超えるアドレス空間にアクセス可能です
『AndesCore AX25MP』は、AndeStar V5アーキテクチャに基づいている 64bitマルチコアCPU IPコアです。 LinuxベースのアプリケーションのためのMMU、効率的な分岐命令実行のための 分岐予測、level-1命令およびデータキャッシュ、低遅延アクセスのための ローカルメモリが特長。 また、最大4つのコアと、命令およびデータのプリフェッチを備えたlevel-2 キャッシュコントローラーをサポートします。 【仕様(一部)】 ■最大4コアの対称型マルチプロセッサ ■level-2キャッシュとキャッシュコヒーレンスをサポート ■AndeStar V5 Instruction Set Architecture (ISA) RISC-V ISA IMACFDNに準拠し、Andesパフォーマンス/機能拡張を含む ■浮動小数点拡張 ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせください。
- 企業：富士ソフト株式会社 エンベデッドソリューション推進部
- 価格：応相談
