無償ウェビナー:セーフティクリティカルシステムのための有限ステートマシンの設計

セーフティクリティカルデザインの制御ロジックにおいて有限ステートマシン(FSM)は重要な部分です。システム内のFPGAが動作している際に、シングルイベントアップセットや放射線などの外的要因により、FSMレジスタに格納されているビット値が非決定論的な方法で誤った値に変化し、システムの誤動作や故障が発生する可能性があります。さらにトランジスタの微細化に伴い、この問題はより一般的になっています。本ウェビナーでは、FSMデザインのベストプラクティスから信頼性の高いFSM設計手法まで、堅牢で安全なFSMを開発するための様々な方法を紹介します。

開催日時 | 2025年05月28日(水) 15:00 ~ 16:00 |
---|---|
参加費 | 無料 |
このニュースへのお問い合わせ
Webからお問い合わせこのニュースの詳細・お申し込み
詳細・お申し込み