ASICの製品一覧
- 分類：ASIC
91～105 件を表示 ／ 全 139 件
【重量物の取り扱いによる作業負担を軽減！】お客様の課題を解決した導入事例5選を収録！ワークに応じた無料相談、テストも受付中！
- その他搬送機械
2024/4/10（水）～2024/4/12（金）名古屋 ものづくり ワールド 2024出展のご案内
三和式ベンチレーター株式会社は、ポートメッセなごやで開催される 2024ものつくりワールド（名古屋）に出店いたします。 弊社も大型冷風機、涼暖ビエントの展示をおこないます。 日時：2024/4/10～2024/4/12 開場：AM10:00~ 場所：名古屋ポートメッセ（第１展示会場） ※弊社ブース：19-1 お時間が御座いましたら、ご来場頂ければ幸いです。
NXP i.MX8M Plus 搭載 ToradexのVerdinファミリーCPUモジュール
- マイクロコンピュータ
- ASIC
中規模から大規模ASIC/SoCデザインのプロトタイピングおよびエミュレーションに最適な新しいHESボード
Henderson, NV, USA – 2021年7月19日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc. (以下「アルデック」）は、約83M ASICゲートのデザインに対応したASIC/SoCフィジカルプロトタイピング/ハードウェアエミュレーションボード「HES-VU19PD-ZU7EV」を発売しました。 HES-VU19PD-ZU7EVは同容量のボードと比較して、ロジック用に2つのFPGAしか使用していません。これにより、FPGAの分割が容易になり、中規模のASICまたはSoCを対象とするデザインプロジェクトの立ち上げ時間を短縮することができます。また大規模デザインでは、高速バックプレーン（年内発売予定）を介して4枚のボードを接続することで、332M ASICゲートに相当する機能を実現します。また、バックプレーンを相互に接続（最大3枚）することで、約996M ASICゲートのデザインにも対応することが可能です。 続きは添付資料をご参照ください
無償ウェビナー：DO-254 FPGAレベルのインターゲットテスト
RTCA/DO-254のセクション6.2「検証プロセス」では、RTLシミュレーション段階からハードウェア検証段階まで、要件を維持し検証する必要があることが規定されています。この規定により、DO-254に基づく開発においてデジタルデザインの機能検証を実ハードウェアで実施することは非常に重要な作業になります。 本ウェビナではハードウェア検証時によく遭遇する一般的な課題の例と、より重要な点としてこれらの課題を克服するためのソリューションについて紹介します。
ウェビナ：FPGAデザインにおけるCDC検証の必要性
本ウェビナーでは、FPGAデザインにおけるCDC（クロックドメインクロッシング）検証について興味がある方を対象に下記内容を紹介します。 ウェビナー内容： * CDC 問題とは？ * 一般的なアプローチと注意事項 * FPGAデザインにおけるシンクロナイザの注意点 * CDC検証のためのソリューション なお、ご希望者にはアルデックが提供するCDC/RDC 検証ソリューションであるALINT-PRO の1か月間のご評価ライセンスをご提供いたします。また、検証の実行までのお手伝いもさせていただきます。 過去にCDC問題で苦労したことがある方、CDC検証を始めてみたい方は、ぜひご参加ください。
アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表
HES-DVMの最新リリースはシミュレーション・アクセラレーション・フローを提供し、Microchip FPGAデバイスをターゲットにしたデザインのRTLシミュレーションを大幅に高速化します。 Henderson, NV, USA – 2020年11月3日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.（以下「アルデック」）は、アルデックのHES-MPF500-M2S150プロトタイピングボードを使用したMicrochip Polarfire、SmartFusion2、RTSX/RTAX FPGAデザイン用のHES-DVMシミュレーションアクセラレーションフローを発表しました。 続きは添付資料をご参照ください
