FPGA用IPコア「e7PCIe」
e7PCIe IPコアは、単純なハンドシェイクプロトコルで、PCI Expressによる通信を実現するソフトマクロです。
FPGAとCPU間のデータアクセスを簡単に! ・FPGAからマザーボード上の大容量メモリを自在に活用 ・CPUからFPGA側へのアクセス機能にも対応 ・FPGA上のプロセッサやソフトウエアの開発は不要
- 企業:株式会社イーツリーズ・ジャパン
- 価格:応相談
更新日: 集計期間:2025年03月26日~2025年04月22日
※当サイトの各ページの閲覧回数を元に算出したランキングです。
1~15 件を表示 / 全 26 件
e7PCIe IPコアは、単純なハンドシェイクプロトコルで、PCI Expressによる通信を実現するソフトマクロです。
FPGAとCPU間のデータアクセスを簡単に! ・FPGAからマザーボード上の大容量メモリを自在に活用 ・CPUからFPGA側へのアクセス機能にも対応 ・FPGA上のプロセッサやソフトウエアの開発は不要
CPUレスの純ハードロジックでTCP/IP通信機能が実装できます!
【TCPオフローディングエンジンIPコア (TOE1G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Altera社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
CPUレスの純ハードロジックで100G TCP/IP通信機能を実現!
【100GbE TCPオフローディングエンジンIPコア (TOE100G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
CPUレスの純ハードロジックで10倍速10GbE TCP/IP通信機能を実現!
【10GbE TCPオフローディングエンジンIPコア (TOE10G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
CPUレスの純ハードロジックで40倍速10GbE TCP/IP通信機能を実現!
【40GbE TCPオフローディングエンジンIPコア (TOE40G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
PCIe Gen4 SSDに対応、外部メモリ不要、2ch RAID0 ランダム・アクセス対応
【NVMe IPコア】は、SATA SSDに代わる次世代ストレージPCIe SSDを、CPUおよび外部メモリなしでFPGAとインターフェースするIPコアです。Xilinx/Intel各種 FPGA評価ボード上で動作するリファレンス・デザインが標準添付されており、このリファレンス・デザインをベースとして開発をスタートできるため、短期間での製品開発が可能となります。 本NVMe-IPコアは、NVMe PCIeSSDのパフォーマンスを最大限に引き出し、3300MB/s超の高速転送が実現可能です(KCU105 Samsung製970Proでの評価)。Xilinx/Intel 各種FPGAボード用時間限定版bit/sofファイルを準備しており、購入前にパフォーマンスを実機で評価することができます。
CPUレスの純ハードロジックで25G TCP/IP通信機能を実現!
【25GbE TCPオフローディングエンジンIPコア (TOE25G-IP) 】は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx/Intel社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。 シングルチャネルで従来の10Gから2.5倍となる、25Gのパフォーマンスと帯域を提供します。これにより、消費電力とギガビットあたりのコストを大幅に削減します。
スプライト描画IPコア(verilog)
キャラクタ画像(スプライト)を背景画像に重ね合わせる処理を行います。画像サイズは最大1024x1024 0.35度刻みの任意角度回転処理 回転時はbi-linear補間画像を作成 ミラー反転 アルファブレンディング 最大重ね合わせ枚数は16枚
CPUレスの純ハードロジックで10Gbps UDP通信機能を実現!
【UDP10G IPコア】は、UDP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。高速同時送受信にも対応します。ブロードキャストや低レイテンシを要求するネットワークアプリケーション製品開発の短縮に役立てることができます。 また、Xilinx/Intel社製FPGA評価ボード用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。
e7TCPIP-serverIPコアは、イーサネットMAC層、IP層、TCP層をFPGA上のロジックで処理するソフトマクロです。
TCP のコネクション状態制御、再送制御、およびバッファフローコントロールなどを、ロジックのみで実現します。インターネット標準に準拠した実装を行っていますので、 FPGA と Linux や Windows などの標準的なシステムとの広帯域通信が可能です。
IEEE1588-2008 PTP 時刻同期ソリューションをIPコアで提供。 イーサネット(LAN)上の機器をナノ秒単位で同期
Oregano Systems社ではIEEE1588-2008 Precision time Protocol準拠のタイミング同期ソリューションをIP COREで提供します。 外部CPUへのシリアル接続用syn1588 Clock_S、パラレル接続用syn1588 Clock_M等、ネットリスト又はソースコードで提供します。 Ethernet上でns単位の同期が可能となります。 2016年夏から802.1ASをサポートします。
JPEG伸長Pコア(verilog)
JPEGデコード Verilog-HDL IPコア YUV形式:4:2:0 4:2:2 4:4:4 処理マーカー:SOI APP DQT DHT SOF0 SOS EOI 上記以外は無視されます 出力形式:RGB 8:8:8 ハフマン符号:ヘッダ情報より生成 量子化テーブル:ヘッダ情報より生成
NASA(アメリカ航空宇宙局)で証明された、高性能、高信頼のIPコア
シリアルATA(SATA)IPコアは、Serial ATA Revision 3.0に準拠しており、 Xilinx製UltraScale 7シリーズ Intel 10シリーズ等のFPGAデバイスでで動作するデザインとなっています。 本IPコアはリンク層のみの提供ですが、リファレンスデザインとしてトランスポート層および物理層デザインが用意されており、PHYチップなしでSATA3ハードディスクとの接続が可能です。 本SATA-IPコアは、SSDのパフォーマンスを最大限に引き出し、1ch当たり500MB/s超の高速転送が実現可能です。各種FPGAボード用時間限定版評価デモファイルを準備しており、購入前にパフォーマンスを実機で評価することができます。 またコア製品にはXilinx/Intel各種 FPGA評価ボード上で動作するリファレンス・デザインが標準添付されており、このリファレンス・デザインをベースとして開発をスタートできるため、短期間での製品開発が可能です。
UL AWM認証、PUR製でダイナミックな可動に好適!シールド付で電磁干渉から保護します
『OLFLEX CHAIN 90 CP』は、高柔軟性、シールド付きの 線心電源ケーブルです。 大幅な高速化と加速を可能とし、機械の経済効率性が向上。 銅シールドはEMC要件に準拠しており、ケーブルを 電磁干渉から保護します。 【特長】 ■可燃性 ■優れた耐候性、耐UV性および耐油性 ■低温でも柔軟性を発揮 ■低キャパシタンス設計 ■EMC適合 ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
Xilinx GTXトランシーバを用いたSFP+インターフェースに対応した10G Ethernet MAC IPコアです。
・フレーム検出、CRC処理、MACアドレスマッチングを実装 ・e7udp/tcpipコアと組み合わせて、ネットワーク処理をフルロジック実装