無料ウェビナー:FPGA デザイン検証を一言で言うと 第3弾
アルデック・ジャパン株式会社
FPGA テクノロジの進化に伴い、従来のプログラマブルロジック領域に CPU、GPU、高速ペリフェラルなどが加わり、デザイン検証はますます困難になっています。FPGA テストを実機検証だけで行う場合、セーフティクリティカルデザインでは明らかに不十分であり、FPGA チームは高度なデザイン検証方法論と手法を採用して、独自の検証プロセスを開発しています。
本ウェビナシリーズの最後となる今回は、スコアボードやチェッカー、ファンクショナルカバレッジ、アサーションなど高度な検証ソリューションを紹介します。また、Riviera-PRO によるトランザクションベースのデバッグやユニットリンティング機能、リグレッションテストについても紹介します。
開催日時 | 2025年01月29日(水) 15:00 ~ 16:00 |
---|---|
参加費 | 無料 |
このニュースへのお問い合わせ
Webからお問い合わせこのニュースの詳細・お申し込み
詳細・お申し込み