アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表
アルデック・ジャパン株式会社
HES-DVMの最新リリースはシミュレーション・アクセラレーション・フローを提供し、Microchip FPGAデバイスをターゲットにしたデザインのRTLシミュレーションを大幅に高速化します。
Henderson, NV, USA – 2020年11月3日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.(以下「アルデック」)は、アルデックのHES-MPF500-M2S150プロトタイピングボードを使用したMicrochip Polarfire、SmartFusion2、RTSX/RTAX FPGAデザイン用のHES-DVMシミュレーションアクセラレーションフローを発表しました。
続きは添付資料をご参照ください
このニュースへのお問い合わせ
Webからお問い合わせこのニュースの詳細・お申し込み
詳細・お申し込み
関連資料
関連リンク
プレスリリース