ASICの製品一覧
- 分類：ASIC
46～90 件を表示 ／ 全 113 件
【重量物の取り扱いによる作業負担を軽減！】お客様の課題を解決した導入事例5選を収録！ワークに応じた無料相談、テストも受付中！
- その他搬送機械
ベルト研磨機『ベーダーマシン』耐久性が高く、サービスパーツが豊富
『ベーダーマシン』は、1機1機が優れた研磨性能を誇る当社のベルト研磨機です。 被研磨物の形状・サイズに応じた機種・タイプを選び、 作業内容に適した研磨ベルトを装着することで、 幅広い分野の多種多様なものにフレキシブルに対応できます。 高効率研磨・研削による作業時間の短縮・省力化、 作業の標準化などに幅広くご活用ください。 【ラインアップ】 ■ポータブル型 BP-K(エアモーター型) ■受注生産機 PC-1(ホイールセンターレス)、BC(防塵カバー標準装備) ■設置型 BM(基本型)、SBA-1、BH-2 ■車輪型 SBD-4S、SBD-7、BWd ※詳しくはPDFをダウンロードして頂くか、お問い合わせください。
ソースダウン構造のPQFNパッケージ(3.3 x 3.3)に封止！高い電力密度と性能を保有
- ASIC
パワー密度の向上が可能！ThinPAK 8x8に封止されたスーパージャンクションMOSFET
- ASIC
仕様設計、論理設計、回路設計をはじめ、どのフェーズからも柔軟に対応します！
- ASIC
- 組込みシステム設計受託サービス
当社は「SPEED・FLEXIBLE・QUALITY」を信念にお客様に信頼される技術サービス会社を目指しています。
- ASIC
NXP i.MX8M Mini 搭載 ToradexのVerdinファミリーCPUモジュール
- マイクロコンピュータ
- ASIC
NXP i.MX8M Plus 搭載 ToradexのVerdinファミリーCPUモジュール
- マイクロコンピュータ
- ASIC
中規模から大規模ASIC/SoCデザインのプロトタイピングおよびエミュレーションに最適な新しいHESボード
Henderson, NV, USA – 2021年7月19日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc. (以下「アルデック」）は、約83M ASICゲートのデザインに対応したASIC/SoCフィジカルプロトタイピング/ハードウェアエミュレーションボード「HES-VU19PD-ZU7EV」を発売しました。 HES-VU19PD-ZU7EVは同容量のボードと比較して、ロジック用に2つのFPGAしか使用していません。これにより、FPGAの分割が容易になり、中規模のASICまたはSoCを対象とするデザインプロジェクトの立ち上げ時間を短縮することができます。また大規模デザインでは、高速バックプレーン（年内発売予定）を介して4枚のボードを接続することで、332M ASICゲートに相当する機能を実現します。また、バックプレーンを相互に接続（最大3枚）することで、約996M ASICゲートのデザインにも対応することが可能です。 続きは添付資料をご参照ください
無償ウェビナー：DO-254 FPGAレベルのインターゲットテスト
RTCA/DO-254のセクション6.2「検証プロセス」では、RTLシミュレーション段階からハードウェア検証段階まで、要件を維持し検証する必要があることが規定されています。この規定により、DO-254に基づく開発においてデジタルデザインの機能検証を実ハードウェアで実施することは非常に重要な作業になります。 本ウェビナではハードウェア検証時によく遭遇する一般的な課題の例と、より重要な点としてこれらの課題を克服するためのソリューションについて紹介します。
ウェビナ：FPGAデザインにおけるCDC検証の必要性
本ウェビナーでは、FPGAデザインにおけるCDC（クロックドメインクロッシング）検証について興味がある方を対象に下記内容を紹介します。 ウェビナー内容： * CDC 問題とは？ * 一般的なアプローチと注意事項 * FPGAデザインにおけるシンクロナイザの注意点 * CDC検証のためのソリューション なお、ご希望者にはアルデックが提供するCDC/RDC 検証ソリューションであるALINT-PRO の1か月間のご評価ライセンスをご提供いたします。また、検証の実行までのお手伝いもさせていただきます。 過去にCDC問題で苦労したことがある方、CDC検証を始めてみたい方は、ぜひご参加ください。
アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表
HES-DVMの最新リリースはシミュレーション・アクセラレーション・フローを提供し、Microchip FPGAデバイスをターゲットにしたデザインのRTLシミュレーションを大幅に高速化します。 Henderson, NV, USA – 2020年11月3日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.（以下「アルデック」）は、アルデックのHES-MPF500-M2S150プロトタイピングボードを使用したMicrochip Polarfire、SmartFusion2、RTSX/RTAX FPGAデザイン用のHES-DVMシミュレーションアクセラレーションフローを発表しました。 続きは添付資料をご参照ください
アルデックの新しいFPGAベースのNVMeデータストレージソリューションは、ハイパフォーマンス・コンピューティング・アプリケーション がターゲット
Henderson, USA - 2019年12月12日 - HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec、Inc.（以下「アルデック」）は、高頻度取引や機械学習などのハイパフォーマンスコンピューティング（HPC）アプリケーションの開発を支援する、強力かつ多用途で時間を節約することが可能なFPGAベースのNVMeデータストレージソリューションを発売しました。 このソリューションには、Aldec TySOM組込みプロトタイピングボード、最大8枚スタック可能な高帯域幅、低遅延のFMC-NVMeドーターカード、および開発者がプロジェクトを迅速に立ち上げることが可能なリファレンスデザイン（ソースファイルとバイナリを含む）が含まれます。
＊HDL言語のソースコードしか残っていない！ こんな時に、貴方の解析を力強く支援します！
- その他解析
- ASIC
- その他半導体
